Альфа 21064 - Alpha 21064

Микропроцессор 21064
Микропроцессор 21064, установленный на визитке

В Альфа 21064 это микропроцессор разработан и изготовлен Корпорация цифрового оборудования который реализовал Альфа (представлен как Alpha AXP) архитектура набора команд (ЭТО). Он был представлен как DECchip 21064 до того, как он был переименован в 1994 году. 21064 также известен под своим кодовым названием, EV4. О нем было объявлено в феврале 1992 года, а массовый выпуск - в сентябре 1992 года. 21064 был первой коммерческой реализацией Alpha ISA и первым микропроцессором от Digital, который стал коммерчески доступным. На смену ему в октябре 1993 года пришла производная Alpha 21064A.

История

Первым процессором Alpha был тестовый чип под кодовым названием EV3. Этот тестовый чип был изготовлен с использованием 1.0-микрометр (мкм) CMOS-3 процесс. В тестовой микросхеме отсутствовал блок с плавающей запятой и только 1КБ тайники. Тестовая микросхема использовалась для подтверждения работы агрессивного схемотехника техники. Тестовый чип вместе с симуляторами и эмуляторами также использовался для прошивка и различные операционные системы что компания поддерживала.

Производственный чип под кодовым названием EV4, был изготовлен с использованием технологии Digital CMOS-4 0,75 мкм. Дирк Мейер и Эдвард Маклеллан были микроархитекторами. Эд разработал логику задачи, а Дирк разработал другие основные блоки. Джим Монтанаро руководил реализацией схемы. EV3 использовался в Alpha Development Unit (ADU), компьютере, на котором Digital разрабатывала программное обеспечение для платформы Alpha до появления частей EV4.

Модель 21064 была представлена ​​на 39-й Международная конференция по твердотельным схемам (ISSCC) в середине февраля 1992 года. Об этом было объявлено 25 февраля 1992 года, и в тот же день был представлен образец 150 МГц. Он был оценен в 3375 долларов в количестве 100, 1650 долларов в количестве от 100 до 1000 и 1560 долларов в количестве более 1000. Массовые поставки начались в сентябре 1992 года.

В начале февраля 1993 года цена версии 150 МГц была снижена до 1096 долларов с 1559 долларов в количествах, превышающих 1000.

25 февраля 1993 года был представлен 200 МГц с доступными наборами образцов по цене 3495 долларов. В натуральном выражении он был оценен в 1231 доллар за единицу при количестве более 10 000. Объемные заказы были приняты в июне 1993 года, поставки - в августе 1993 года. В ответ цена на версию 150 МГц была снижена. Стоимость этого набора была уменьшена до 1 690 долларов с 3 375 долларов с апреля 1993 года; и по объему он был снижен до 853 долл. США с 1355 долл. США за единицу в количествах, превышающих 10 000, начиная с июля 1993 года.

С выпуском Alpha 21066 и Alpha 21068 10 сентября 1993 года Digital скорректировала позиционирование существующих 21064 и представила версию на 166 МГц по цене 499 долларов за штуку в количестве 5000 штук. Цена версии на 150 МГц снижена до 455 долларов за единицу в количестве 5000 штук.

6 июня 1994 года цена версии на 200 МГц была снижена на 31% до 544 долларов, чтобы сопоставить ее с Pentium 60 МГц; и версию 166 МГц - на 19% до 404 долл. США за единицу в количестве 5000, начиная с 3 июля 1994 года.

Alpha 21064 был изготовлен на Digital's Хадсон, Массачусетс и Южный Квинсферри, Шотландия удобства.

Пользователи

21064 в основном использовался в высокопроизводительных компьютерах, таких как рабочие станции и серверы. Пользователи включали:

  • Aspen Systems на своих рабочих станциях Alpine
  • Компьютеры Carrera в рабочих станциях Hercules 150, Hercules 200 и Pantera II
  • Cray Research, который использовал 150 МГц 21064 в своем Cray T3D суперкомпьютеры
  • Цифровой, в его DECpc AXP 150 рабочие станции начального уровня, ДЕКАБРЬ 2000 AXP сервера начального уровня, DEC 3000 AXP рабочие станции и серверы начального уровня, DEC 4000 AXP серверы среднего уровня и DEC 7000/10000 AXP высокопроизводительные серверы
  • Компьютер Encore в своем высокопроизводительном компьютере реального времени Infinity R / T

Спектакль

21064 был самым производительным микропроцессором с момента его появления до 1993 года, после Международные Бизнес Машины (IBM) представила мультичиповый МОЩНОСТЬ2. Впоследствии он стал самым производительным однокристальным микропроцессором и занимал эту позицию до тех пор, пока в октябре 1993 года не был представлен 275 МГц 21064A.[1]

Описание

Alpha 21064 - это сверхтрубопровод двойная проблема суперскалярный микропроцессор, выполняющий инструкции чтобы. Он способен выдавать до двух инструкций за каждый такт для четырех функциональных блоков: целочисленная единица, а блок с плавающей запятой (FPU), блок адреса и блок ветвления. Целое число трубопровод имеет семь этапов, а конвейер с плавающей запятой - десять этапов. Первые четыре этапа обоих конвейеров идентичны и реализуются I-Box.

I-box

I-box - это устройство управления; он выбирает, декодирует, выдает инструкции и управляет конвейером.[2] На первом этапе из I-cache извлекаются две инструкции. Прогноз ветвления выполняется логикой I-box на втором этапе. Используется либо статическое прогнозирование, либо динамическое прогнозирование. Статическое предсказание исследовало знаковый бит поля смещения инструкция отделения, предсказал переход как принятый, если знаковый бит указывал на обратное ветвление (если знаковый бит содержал 1). Динамическое прогнозирование исследовало запись в таблице истории переходов, состоящую из 2048 записей, по 1 разряду. Если запись содержит 1, ветвь считается принятой.[3] Если использовалось динамическое предсказание, предсказание ветвления для большинства программ имеет точность примерно 80%.[4] В неверное предсказание ветки штраф составляет четыре цикла.[5]

Эти инструкции декодируются на третьем этапе. Затем I-box проверяет, доступны ли ресурсы, необходимые для двух инструкций, на четвертом этапе. Если да, выдаются инструкции при условии, что они могут быть сопряжены. Какие инструкции могут быть объединены в пары, определялось количеством портов чтения и записи в целочисленном регистровом файле.[6] 21064 может выдавать: целое число работает с операцией с плавающей запятой, любая инструкция загрузки / сохранения с любой инструкцией операции, целое число работает с целочисленной ветвью или операция с плавающей запятой работает с ветвью с плавающей запятой. Две комбинации не допускались: операция с целым числом и хранилище с плавающей запятой, а также операция с плавающей запятой и хранилище целых чисел. Если одна из двух инструкций не может быть выполнена вместе, первые четыре этапа останавливаются до тех пор, пока не будет выдана оставшаяся инструкция. Первые четыре этапа также останавливаются в том случае, если никакая инструкция не может быть выдана из-за недоступности ресурсов, зависимостей или аналогичных условий.

I-box содержит два резервные буферы перевода (TLB) для перевода виртуальные адреса к физические адреса. Эти TLB называются буферы трансляции инструкций (ITB). Недавно использованный кеш ITB записи таблицы страниц для потока инструкций. ITB с восемью входами используется для 8 КБ страницы и ITB с четырьмя входами для страниц размером 4 МБ. Оба ITB полностью ассоциативный и использовать не последний использованный алгоритм замены.[7]

Исполнение

Выполнение всех инструкций начинается на пятом этапе. В зарегистрировать файлы читаются на четвертом этапе. Трубопроводы, начинающиеся на пятом этапе, не могут быть остановлены.

Целочисленная единица

Целочисленный блок отвечает за выполнение целочисленных инструкций. Он состоит из целого числа зарегистрировать файл (IRF) и электронный ящик. IRF содержит тридцать два 64-битных регистра и четыре порта чтения и два порта записи, которые поровну разделены между целочисленным блоком и блоком ветвления.[8] Электронная коробка содержит сумматор, логический блок, баррель шифтер, и множитель. За исключением команд умножения, сдвига и манипулирования байтами, большинство целочисленных инструкций завершаются к концу пятого этапа и, таким образом, имеют задержку в один цикл. Цилиндрический сдвигатель является конвейерным, но инструкции сдвига и манипулирования байтами не завершаются к концу шестого этапа и, таким образом, имеют задержку в два цикла. Множитель не был конвейерным для экономии площади кристалла;[4] таким образом, команды умножения имеют переменную задержку от 19 до 23 циклов в зависимости от операндов. На седьмом этапе целочисленные инструкции записывают свои результаты в IRF.

Адресная единица

Блок адреса, также известный как «A-box», выполнял инструкции загрузки и сохранения. Чтобы модуль адреса и целочисленный модуль могли работать параллельно, модуль адреса имеет собственное смещение. сумматор, который он использует для вычисления виртуальные адреса, вместо использования сумматора в целочисленной единице.[9] 32-х элементный полностью ассоциативный резервный буфер перевода (TLB) используется для перевода виртуальные адреса в физические адреса.[9] Этот TLB называется буфер трансляции данных (DTB). 21064 реализовал 43-битный виртуальный адрес и 34-битный физический адрес и, следовательно, способен адресовать 8 ТБ виртуальная память и 16 ГБ физическая память.

Команды сохранения приводят к буферизации данных в буфере записи с 4 записями по 32 байта. Буфер записи улучшил производительность за счет уменьшения количества операций записи на системную шину за счет объединения данных из соседних хранилищ и временной задержки хранилищ, что позволило быстрее обслуживать нагрузки, поскольку системная шина используется не так часто.[9]

Блок с плавающей запятой

Блок с плавающей запятой состоит из файла регистров с плавающей запятой (FRF) и F-блока.[6] FRF содержит тридцать два 64-битных регистра и три порта чтения и два порта записи. F-блок содержал конвейер с плавающей запятой и неконвейерный блок деления, который удалял один бит за цикл.

На четвертом этапе считывается файл регистра с плавающей запятой, и данные форматируются в дробь, экспоненту и знак. При выполнении инструкций сложения сумматор вычисляет разность экспонент, и запускается прогнозирующий детектор ведущей единицы или нуля с использованием входных операндов для нормализации результата. При выполнении инструкций умножения 3 X умножаемое генерируется.

На пятом и шестом этапах выполняется выравнивание или нормализационный сдвиг и вычисления липких битов для сложения и вычитания. Команды умножения умножаются в конвейерный массив с двусторонним чередованием, в котором используется система счисления -8. Бут алгоритм.[4][10] На восьмом этапе окончательное сложение выполняется параллельно с округлением. Команды с плавающей точкой записывают свои результаты в FRF на десятом этапе.[10]

Инструкции, выполняемые в конвейере, имеют задержку в шесть циклов.[10] Деления с одинарной точностью (32 бита) и двойной точности (64 бита), которые выполняются в неконвейерном блоке деления, имеют задержку 31 и 61 цикл соответственно.[11]

Кеши

21064 имеет два основных тайники: кэш данных размером 8 КБ (известный как D-кэш) с использованием политики записи со сквозной записью и кэш команд 8 КБ (известный как I-кеш). Оба кеша с прямым отображением для одноциклового доступа и имеют размер строки 32 байта. Тайники построены на шести транзисторах. статическая оперативная память (SRAM) ячейки площадью 98 мкм2. Кеши имеют размер 1024 ячейки в ширину и 66 ячеек в высоту, причем два верхних ряда используются для резервирования.

Поддерживается дополнительный внешний вторичный кэш, известный как B-cache, емкостью от 128 КБ до 16 МБ. Кэш работал на частоте от одной трети до одной шестнадцатой внутренней тактовой частоты, или от 12,5 до 66,67 МГц при 200 МГц.[12] B-кэш имеет прямое отображение и по умолчанию имеет размер строки 128 байт, который можно настроить для использования большего количества. Доступ к B-кешу осуществляется через системную шину.

Внешний интерфейс

Внешний интерфейс - 128-битный. шина данных который работал на частоте от половины до одной восьмой внутренней тактовой частоты, или от 25 до 100 МГц при 200 МГц. Ширина шины настраивалась, системы, использующие 21064, могли иметь 64-битный внешний интерфейс. Внешний интерфейс также состоял из 34-битного адресная шина.

Изготовление

DEC Alpha 21064 (EV4S) штамп

21064 содержит 1,68 миллиона транзисторов.[13] Оригинальный EV4 был изготовлен Digital по технологии CMOS-4, которая имеет размер элемента 0,75 мкм и три уровня алюминиевый соединитель.[13] EV4 имеет размеры 13,9 мм на 16,8 мм при площади 233,52 мм.2. Более поздний EV4S был изготовлен из CMOS-4S, 10% оптической усадки CMOS-4 с размером элемента 0,675 мкм. Эта версия имела размеры 12,4 мм на 15,0 мм на площади 186 мм.2.[14]

21064 использовал 3.3-вольт (В) источник питания.[13] EV4 рассеивает максимум 30 Вт на частоте 200 МГц. EV4S рассеивает максимум 21,0 Вт на 150 МГц, 22,5 Вт на 166 МГц и 27,0 Вт на 200 МГц.[15]

Упаковка

Микропроцессор 21064 в корпусе

21064 заключен в алюминиево-керамический корпус с 431 контактом. матрица сетки выводов (PGA) размером 61,72 мм на 61,72 мм.[16] Из 431 контакта 291 были для сигналов, а 140 - для питания и земли.[13][17] В радиатор крепится непосредственно к упаковке, фиксируется гайками, прикрепленными к двум выступающим из вольфрама шпилькам теплораспределитель.

Производные

Альфа 21064A

DEC Alpha 21064A (EV45) штамп

В Альфа 21064A, представленный как DECchip 21064A, под кодовым названием EV45, является дальнейшим развитием Alpha 21064, представленного в октябре 1993 года. Он работал на тактовых частотах 200, 225, 233, 275 и 300 МГц. 6 июля 1994 года модель с частотой 225 МГц была заменена моделью с частотой 233 МГц, которая на момент выпуска была оценена в 788 долларов США в количестве 5000, что на 10% меньше, чем модель с частотой 225 МГц, которую она заменила. В тот же день цены на 275 МГц также были снижены на 25% до 1083 долларов США в количестве 5000 штук. Модель 300 МГц была анонсирована и опробована 2 октября 1995 года и была отправлена ​​в декабре 1995 года. Была также одна модель, 21064A-275-PC, которая была ограничена запуском Windows NT или же операционные системы которые используют модель управления памятью Windows NT.

21064A пришел на смену оригинальному 21064 как высокопроизводительный микропроцессор Alpha. Впоследствии он нашел наибольшее применение в высокопроизводительных системах. Пользователи включали:

  • Цифровой в некоторых моделях систем DEC 3000 AXP, DEC 4000 AXP и DEC 7000/10000 AXP
  • Aspen Systems на своей рабочей станции Alpine
  • BTG, который использовал модель 275 МГц в своем ПК Action AXP275 RISC
  • Компьютеры Carrera на своей рабочей станции Cobra AXP 275
  • NekoTech, использовавший модель 275 МГц разогнанный на 5% до 289 МГц на своей рабочей станции Mach 2-289-T
  • Сетевое устройство (теперь NetApp), который использовал в своем системы хранения

21064A имеет ряд улучшений микроархитектуры по сравнению с 21064. Основные кеши были улучшены двумя способами: емкость I-кэша и D-кеша была увеличена вдвое с 8 КБ до 16 КБ, а к тегу кэша была добавлена ​​защита четности и кэшировать массивы данных. Деления с плавающей запятой имеют меньшую задержку из-за улучшенного делителя, который в среднем удаляет два бита за цикл. Прогнозирование ветвлений было улучшено за счет увеличения 4 096 записей на 2-битную BHT.

21064A содержит 2,8 миллиона транзисторов и имеет размеры 14,5 на 10,5 мм на площади 152,25 мм.2. Он был изготовлен компанией Digital с использованием технологии CMOS пятого поколения, CMOS-5, 0,5 мкм процесса с четырьмя уровнями алюминиевый соединитель.[18]

Альфа 21066

В Альфа 21066, представленный как DECchip 21066, под кодовым названием LCA4 (Низкая стоимость альфа), является недорогим вариантом Alpha 21064. Образцы были представлены 10 сентября 1993 года, а массовые поставки начались в начале 1994 года. На момент выпуска Alpha 21066 166 МГц стоил 385 долларов США при количестве 5000 долларов США. Модель 100 МГц, предназначенная для встроенные системы, тоже существовал. Отбор проб начался в конце 1994 года, объемные поставки - в третьем квартале 1995 года. Отчет микропроцессора признал Alpha 21066 первым микропроцессором со встроенным контроллером PCI.

Alpha 21066 был предназначен для использования в недорогих приложениях, в частности персональные компьютеры Бег Windows NT. Digital использовала различные модели Alpha 21066 в своих Multia клиентов, AXPpci 33 производитель оригинального оборудования (OEM) материнские платы и AXPvme одноплатные компьютеры. Помимо Digital, пользователи включали Aspen Systems в свою рабочую станцию ​​Alpine, Carrera Computers в свою рабочую станцию ​​Pantera I, NekoTech использовал модель 166 МГц в своем персональном компьютере Mach 1-166 и Parsys в своих суперкомпьютерах серии TransAlpha TA9000.

Из-за сокращения процесса в него можно было включить функции, которые были желательны для рентабельных встроенные системы. Эти функции включают встроенный B-кэш и контроллер памяти с ECC поддержка, функционально ограниченная графический ускоритель поддержка до 8 МБ VRAM для реализации кадровый буфер, контроллер PCI и фазовая автоподстройка частоты (PLL) тактовый генератор для умножения внешнего тактового сигнала 33 МГц на желаемую внутреннюю тактовую частоту.

Контроллер памяти поддерживает от 64 КБ до 2 МБ B-кеша и от 2 до 512 МБ памяти. Реализация ECC была способна обнаруживать 1-, 2- и 4-битные ошибки и исправлять 1-битные ошибки. Для снижения стоимости Alpha 21066 имеет 64-битную системную шину, которая уменьшила количество контактов и, следовательно, размер пакета. Уменьшение ширины системной шины также привело к снижению пропускной способности и, следовательно, производительности на 20%, что было сочтено приемлемым.

21066 содержал 1,75 миллиона транзисторов и имел размеры 17,0 на 12,3 мм при площади 209,1 мм.2. Он был изготовлен в CMOS-4S, процессе 0,675 мкм с тремя уровнями межсоединений. 21066 был упакован в 287-контактный CPGA размером 57,404 на 57,404 мм.

Альфа 21066A

DEC Alpha 21066A.

В Альфа 21066A, под кодовым названием LCA45, представляет собой недорогой вариант Alpha 21064A. Об этом было объявлено 14 ноября 1994 года, и в тот же день были представлены образцы моделей 100 и 233 МГц. Обе модели были отгружены в марте 1995 года. На момент анонса модели на 100 и 233 МГц были оценены в 175 и 360 долларов, соответственно, в количестве 5000 штук. Позже появилась модель с частотой 266 МГц.

21066A был второй источник к Mitsubishi Electric как M36066A. Это был первый микропроцессор Alpha, изготовленный компанией. Части 100 и 233 МГц были объявлены в ноябре 1994 года. На момент объявления технические образцы были установлены на декабрь 1994 года, коммерческие образцы - на июль 1995 года, а массовые партии - на сентябрь 1995 года. .[19]

Хотя он был основан на 21064A, 21066A не имел кэша инструкций и данных размером 16 КБ. Особенностью 21066A было управление питанием - внутреннюю тактовую частоту микропроцессора можно было регулировать программно.

Компания Digital использовала в своих продуктах различные модели 21066A, которые ранее использовали 21066. Помимо Digital, Технология головастиков использовали модель 233 МГц в своей ALPHAbook 1 ноутбук.

21066A содержал 1,8 миллиона транзисторов на кристалле размером 14,8 на 10,9 мм на площади 161,32 мм.2. Он был изготовлен по технологии КМОП пятого поколения компании Digital, CMOS-5, 0,5 мкм с тремя уровнями межсоединений. Компания Mitsubishi Electric изготовила M36066A по своей собственной трехуровневой металлической технологии толщиной 0,5 мкм.

Альфа 21068

В Альфа 21068, представленный как DECchip 21068, это версия 21066, предназначенная для встраиваемых систем. Он был идентичен 21066, но имел более низкую тактовую частоту, чтобы уменьшить рассеиваемую мощность и стоимость. Образцы были представлены 10 сентября 1993 года, а массовые поставки начались в начале 1994 года. Он работал на частоте 66 МГц и имел максимальную рассеиваемую мощность 9 Вт. На момент выпуска 21068 стоила 221 доллар США за штуку в количестве 5000 штук. 6 июня 1994 года Digital объявила о снижении цены на 16% до 186 долларов США с 3 июля 1994 года.

Alpha 21068 использовалась Digital в своих материнских платах AXPpci 33 и AXPvme 64 и 64LC. одноплатные компьютеры.

Альфа 21068A

В Альфа 21068A, представленный как DECchip 21068A, представляет собой вариант Alpha 21066A для встраиваемых систем. Он работал на тактовой частоте 100 МГц.

Чипсеты

Изначально не было стандарта чипсет для 21064 и 21064A. Компьютеры Digital использовались на заказ специализированные интегральные схемы (ASIC) для подключения микропроцессора к системе. Поскольку это увеличило стоимость разработки для третьих сторон, которые хотели разрабатывать продукты на базе Alpha, Digital разработала стандартный набор микросхем, DECchip 21070 (Apecs), за производители оригинального оборудования (OEM).

Было две модели 21070, DECchip 21071 и DECchip 21072. 21071 был предназначен для рабочих станций, тогда как 21072 был предназначен для рабочих станций высокого уровня или однопроцессорных серверов низкого уровня. Две модели различались особенностями подсистемы памяти: 21071 имеет 64-битный шина памяти и поддерживает от 8 МБ до 2 ГБ паритет -защищенная память, тогда как 21072 имеет 128-битную шину памяти и поддерживает от 16 МБ до 4 ГБ ECC -защищенная память.

Чипсет состоял из трех конструкций микросхем: COMANCHE B-cache и контроллер памяти, срез данных DECADE и контроллер EPIC PCI. Микросхемы DECADE реализовали тракты данных в 32-битных срезах, и поэтому 21071 имеет два таких чипа, а 21072 - четыре. Чип EPIC имеет 32-битный путь к чипам DECADE.

21070 был представлен 10 января 1994 года.[20] с доступными образцами. Массовые поставки начались в середине 1994 года. При количестве 5000 штук 21071 стоила 90 долларов, а 21072 - 120 долларов.

21070 пользователей включили компьютеры Carrera в свои рабочие станции Pantera и Digital в некоторые модели своих AlphaStations и однопроцессор AlphaServers.

Примечания

  1. ^ Райан 1994
  2. ^ Digital Equipment Corporation 1996, стр. 2-3–2-4
  3. ^ Digital Equipment Corporation 1996, стр. 2-5
  4. ^ а б c Маклеллан 1993, п. 42
  5. ^ Добберпуль 1992, стр. 37
  6. ^ а б Добберпуль 1992, стр. 36
  7. ^ Digital Equipment Corporation 1996, стр. 2-6
  8. ^ Добберпуль 1992, стр. 35–36
  9. ^ а б c Маклеллан 1993, п. 43
  10. ^ а б c Добберпуль 1992, стр. 38
  11. ^ Гвеннап 1994
  12. ^ Маклеллан 1993, п. 44
  13. ^ а б c d Добберпуль 1992, стр. 35 год
  14. ^ Бхандаркар 1995, стр. 2–4
  15. ^ Digital Equipment Corporation 1996, стр. 8-3
  16. ^ Digital Equipment Corporation 1996, стр. 8-2
  17. ^ Бхандаркар 1995, стр. 2
  18. ^ Бхандаркар 1995, п. 3
  19. ^ Краузе 1994
  20. ^ Корпорация цифрового оборудования 1994

Рекомендации

дальнейшее чтение

  • «DEC выходит на рынок микропроцессоров с Alpha». (4 марта 1992 г.). Отчет микропроцессора, Том 6, номер 3.
  • «Премьера Alpha Architecture от DEC». (4 марта 1992 г.). Отчет микропроцессора, Том 6, номер 3.
  • "Цифровые планы широкого семейства процессоров Alpha" (18 ноября 1992 г.). Отчет микропроцессора, Том 6, номер 3.
  • «Digital показывает наборы микросхем PCI для Alpha». (12 июля 1993 г.). Отчет микропроцессора, Том 7, номер 9.
  • «Альфа достигла низкого уровня с 21066 от Digital». (13 сентября 1993 г.). Отчет микропроцессора, Том 7, номер 12.
  • Бхандаркар, Дилип П. (1995). Альфа-архитектура и реализации. Цифровая пресса.
  • Фокс, Томас Ф. (1994). «Разработка высокопроизводительных микропроцессоров в Digital». Материалы 31-й ежегодной конференции по автоматизации проектирования ACM-IEEE. С. 586–591.
  • Gronowski, Paul E. et al. (Май 1998 г.). «Высокопроизводительный микропроцессорный дизайн». Журнал IEEE по твердотельным схемам 33 (5): стр. 676–686.

Смотрите также

  • AlphaVM: Полный DEC Alpha системный эмулятор под управлением Windows или Linux. Он содержит высокопроизводительный эмулятор процессора Alpha.